DAC的种类很多，由电阻组成的电压按比例缩放DAC，由电容组成的电容按比例缩放的DAC，由电流源组成的电流按比例缩放的DAC。其中 最后一个被称为电流舵DAC，此DAC能做到高精度高速， 因此被广泛使用。

理想的电流舵DAC不受外界噪声、器件噪声、器件失配、电流源有限输出阻抗、电源电压波动等非理想 影响影响的， 因此其模拟输出也是理想化的，误差为 0，而实际设计的 DAC 与理想 DAC 是有所偏差的，因此需要测量一些参数来衡量 DAC 性能的优劣。

DAC 的性能指标一般可分为静态参数和动态参数两大类。静态参数与信号无关，包括分辨率、精度，精度又跟失调误差、增益误差、积分非线性误差（INL）和微分非线性误差（DNL）等有关；动态参数与信号有关，如转换速率、建立 时刻、毛刺、频率特性等，其中频率特性最为重要，包括信噪比（SNR）、无杂散动态范围（SFDR）和总谐波失真（THD）等

分辨率：就是 DAC 的位数。若 DAC 的分辨率为 N 就说明 DAC 能解决 2^N个截然不同的模拟输出级。

精度：它是指与数字输入信号相对应的模拟输出信号实际值与理想值之间的差。它反映DAC 的实际输出曲线与理想输出曲线之间的最大偏差。它是失调误差、增益误差、线性误差（INL/DNL）和噪声等 影响综合 影响的 结局。精度分 完全精度和相对精度，当不校正输出满量程值和不调零失调误差时，测量得到的精度为 完全精度。

失调误差：是指数字输入信号为零时，模拟输出信号实际起始值与理想起始值之间的差值。

增益误差：指将失调误差调零后，实际传输曲线与理想传输曲线的斜率差值

DNL：在理想情况下，数字输入信号变化 1，对应的模拟输出信号应该变化1LSB，而实际中误差的影响，导致模拟输出的变化与理想的 1LSB 的存在偏差，这个差值即定义为DNL

INL：模拟输出每一阶跃都有偏差，而这些阶跃的和也存在偏差。那么，DAC 的实际输出与理想输出之间的最大差值即为INL。DNL的累积就是INL。

建立 时刻：指数字输入信号从全 0 跳变到全 1 或者全 1 跳变到全 0 时，从对电容充电开始到阻尼振荡振幅小于某一值所需的 时刻，一般这里指±0.5LSB 的幅度。

信噪比（SNR）：指信号功率 PS 与噪声功率 PN的比值

无杂散动态范围(SFDR):指在给定的频带范围的，模拟输出信号的基波功率 PS 与最大杂散频率的功率 PH的比值。SFDR 一般用 dB 的形式来表示

总谐波失真：指在特定的频带内，所有谐波幅值的均方根与基波幅值的比值

互调失真（IMD）：当转换信号存在多音信号时，在输出端产生的失真 大致.以最简单的双音信号为例，输入信号频率f1和f2在产生互调后，产生新的频率分量Fk,m=kf1+mf2,其中k,m代表互调系数，均为整数，且k和m不为0，f1不等于f2

电流舵结构 DAC 的整体布局主要由数字输入的译码方式决定。数字输入信号经译 码电路产生控制信号来支配的电流镜开关网络的选通，电流舵结构 DAC 的译码方式主要有三种：二进制译码、温度计译码和混合译码。

二进制译码优点是：结构简单，不需要复杂的译码电路，转换速度快，模块较少，消耗版图面积很小。缺点是：对于高分辨率的 DAC，高位码元和低位码元权重相差很大，当输入码元转换时（以 8 位二进制型 DAC 为例）尤其是中码转换（从 01111111 转换到 10000000）， 由于此时电流源的选通动作并非理想情况下的 完全一致等 影响，导致在极短的 时刻内，码元会从 01111111 跳转到 11111111 再跳到10000000，这个 经过中所有开关都参与转换，会引起最大幅度的尖峰毛刺（glitch）；

温度计码：它具有相同的权重，N 位温度计码型 DAC 会有（2^N-1）个电流源。温度计译码的优点是：数字输入码元每次变化 1 位，输出信号也只变化 1 位，即使在中码转换时，也仅有一个电流源开关发生转换，这样输出电流中的毛刺就得以极大的减小；DAC 的模拟输出量伴随数字输入信号的递增而单调增加，这种结构具有很好的单调性；同时电流源之间的匹配要求也大大的降低了。温度计译码的缺点是：需要复杂的译码电路，相应模块数量多，占用的版图面积大，且当 DAC 分辨率增加时，所需开关的数目和基本电流源的数目成指数形式迅速变大，使得整个译码电路进一步复杂，版图面积也会迅速增大

混合译码是二进制译码和温度计译码的结合，这就可以兼具二者的优势，减弱一些不良 影响的干扰，但二者高低位译码方式的确定和分段比的划分，对芯片面积和精度有着决定 性影响。

假设单位电流源的误差分布服从标准正态分布，σ(ΔI)为它的标准差，σ(I)为单位电流源的标准差。

对于二进制码型DAC，最差DNL发生在中码转换时：

温度计译码型 DAC：每个电流源都是独立的，这种结构具有较小的开关误差和 DNL误差，此时开关转换时产生的标准差 σ(ΔI)为最差DNL为：

混合译码型 DAC，假设分辨率为 N，其中低 B 位采用二进制译码，高（N-B）位温度计译码，此时最差DNL为：

因此对于毛刺和 DNL 而言，二进制码型 DAC 最差，温度计码型 DAC 最好，混合译码型 DAC 介于两者之间。

我们可以从参考文献的研究 结局，可以清晰得出做出对比，如表所示（Aunit 为温度计码型 DAC 得到 DNL=0.5LSB 时单位电流源的面积）

对于二进制码 DAC 和温度计码 DAC，INL 均相同，而对于 DNL 则不同，二进制码型 DAC 明显差于温度计码型 DAC。我们同样可以看出，如果要求一定的 INL，两种结构消耗相同的芯片面积；而为了达到相同的 DNL，二进制码型 DAC 消耗的芯片面积是温度计译码型DAC消耗芯片面积的1024倍。

我们已经确定DAC 采用混合译码结构，现在关键的是对两种译码方式分段比的确定。通过上面的讨论，分段比的确定要求在精度和面积之间进行折衷。对于混合译码型电流舵 DAC，高位采用温度计译码来满足高精度要求，低位采用二进制译码来减小芯片面积。

文献中对芯片面积与分段比的关系作图，如图 3.6 所示，其中，横坐标表示分段百分比，纵坐标为所消耗的芯片面积，三条水平直线分别表示 INL=0.5LSB、1LSB、2LSB 时消耗的电流源布局面积，粗线表示 DNL=0.5LSB，INL=1LSB 时消耗面积与分段比的关系。在坐标的最左边，分段率为 0，DAC 为全部二进制码型电流舵结构，消耗的芯片面积为 2^10Aunit，该面积的 大致受 DNL 主导。随着分段率的增加，面积要求减小。不过，面积要求减小到 2^6 Aunit 时，INL 成为主要的制约 影响， 因此面积要求不再减小，这就是图中的水平段出现的 缘故。如果分辨率继续增加，温度计码译码逻辑成为面积的主要决定 影响，数字版图面积增加，总的面积消耗成上升 动向。从图中看，虽然水平段上每一点消耗的面积相同， 然而并不能随意选取对应的分辨率。结合不同译码的优缺点，温度计码 DAC产生的毛刺对线性度的影响几乎可以忽略，而二进制码 DAC 毛刺则对线性有明显影响，同时较低的分辨率，还会引起更大的总谐波失真（THD），如图(b)所示

因此，当消耗的面积近似相等时，应尽量 进步分段率，故水平段的最右端点是最优分段点（Opti l point）。这样既能得到最小面积，又能满足 DNL 的要求， 并且具有最小的 THD。